クロックの構成

　dsPIC30Fシリーズ内蔵のクロック回路構成について説明しています。

【内部構成】

dsPICには最高１６倍という高速PLLが内蔵されていて、120MHzまでの動作が
可能になっています。
さらにこれ以外にも下図のような多様なクロック源があり、それらから選択して
クロックとすることができます。




　クロック源は基本の発振回路か内蔵クロックになりますが、これ以外にタイマ用の
クロックを副クロック源として使うことができます。
さらに発振モニタ機能により、主発振回路によるクロックが停止した場合には、
Trapを発生するとともに、自動的にクロックを内蔵クロック（LPRC)に切り替えて
バックアップを行います。

【関連SFR】

クロックの供給源の選択は、コンフィギュレーションビットとOSCCONレジスタで行います。
まず、コンフィギュレーションは下図のような構成になっています。ここで、まずFOSCで
主発振回路かその他かを指定します。そして主発振回路を指定した場合には、さらに
FPRで種別を指定します。
そのほか、次のOSCCONレジスタでの切替を許可するかしないかも指定します。




プログラムでクロックの切替を制御するために用意されたレジスタがOSCCONレジスタで
下図のような構成になっています。コンフィギュレーションで切替が許可されているときには
NOSCに新クロック源を指定して、OSWENビットを１にすれば新たなクロック源に切り替わります。
このとき分周の指定もできます。

【クロック源と周波数】

多様なクロック源を使うことができますが、これらの各々の使用可能な周波数範囲は
下表のようになっています。

呼称	使用回路	周波数範囲	OSC2出力
EC PLL x16	外部発振器 （主発振回路通過）	4〜7.5MHz×16	クロックの1/4
EC PLL x8		4〜10MHz×8
EC PLL x4		4〜10MHz×4
ECIO		0〜40MHz	汎用I/O
EC			クロックの1/4
ERC		〜4MHz
ERCIO		〜4MHz	汎用I/O
XT PLL x16	主発振回路	4〜7.5MHz×16	クロックの1/4
XT PLL x8		4〜10MHz×8
XT PLL x4		4〜10MHz×4
XT		4〜10MHz
HS		10〜25MHz
XTL		200kHz〜4MHz
LP	副発振回路	32kHz
FRC	内蔵クロック（高速）	8Mhz
LPRC	内蔵クロック(低速）	512kHz

　目次ページへ