クロック回路

【クロック回路】

このPICファミリのクロック回路は、イーサネット部へのクロック供給を
するため特別な構成になっています。
回路構成は下図のようになっていて、イーサネット用に25MHzを供給する
ため、外部クリスタルとして25MHzを使うことが基本になっています。




　CPUへのクロックは、PLLとプリスケーラ、ポストスケーラの組み合わせで
下記のようになり、最高速度は41.6667MHzということになります。
この設定はコンフィギュレーションとOSCTUNEレジスタで行います。

5倍 PLL Config設定	PLLプリ スケーラ	PLLポスト スケーラ	OSCTUNE の設定値	クロック周波数
許可 HSPLL ECPLL	÷2	禁止	x101	不可
		÷2	1111	31.2500
		÷3	0111	20.8333
	÷3	禁止	x100	41.6667
		÷2	1110	20.8333
		÷3	0110	13.8899
禁止 HS EC	禁止	禁止	x00x	25.0000
	÷2	÷2	1011	6.2500
		÷3	0010	4.1667
	÷3	÷2	1011	4.1667
		÷3	1000	2.7778

　　　　　　　　目次に戻る